Smb2 : Réception De Caractère (Communication Programmable); Smb3 : Erreur De Parité (Communication Programmable); Smb4 : Débordement De File D'attente - Siemens SIMATIC S7-200 Manuel

SMB2 : Réception de caractère (communication programmable)
Le SMB2 est la mémoire tampon de réception des caractères en communication programmable.
Comme décrit dans le tableau D-3, chaque caractère reçu dans ce mode de communication est
rangé dans cette mémoire afin que le programme puisse y accéder aisément.
Conseil
L'interface 0 et l'interface 1 se partagent les octets SMB2 et SMB3. Lorsque la réception d'un
caractère sur l'interface 0 déclenche l'exécution du programme d'interruption associé à cet
événement (événement d'interruption 8), l'octet SMB2 contient le caractère reçu via l'interface 0
et l'octet SMB3 l'état de parité de ce caractère. Lorsque la réception d'un caractère sur
l'interface 1 déclenche l'exécution du programme d'interruption associé à cet événement
(événement d'interruption 25), l'octet SMB2 contient le caractère reçu via l'interface 1 et l'octet
SMB3 l'état de parité de ce caractère.
Tableau D-3 Octet de mémento spécial SMB2
Octet SM Description (lecture seule)
SMB2 Cet octet contient chaque caractère reçu via l'interface 0 ou l'interface 1 en mode de
communication programmable.
SMB3 : Erreur de parité (communication programmable)
Le SMB3, utilisé en mode de communication programmable, contient un bit d'erreur de parité
(voir tableau D-4) qui est mis à 1 lorsqu'une erreur de parité est détectée pour un caractère reçu.
Utilisez ce bit (SM3.0) pour rejeter le message.
Tableau D-4 Octet de mémento spécial SMB3 (SM3.0 à SM3.7)
Bits SM Description (lecture seule)
SM3.0 Erreur de parité en provenance de l'interface 0 ou de l'interface 1 (0 = pas d'erreur, 1 = erreur
détectée)
SM3.1 à
Réservés
SM3.7
SMB4 : Débordement de file d'attente
Comme décrit dans le tableau D-5, le SMB4 contient les bits de débordement de la file d'attente
des interruptions, un indicateur d'état précisant si les interruptions sont validées ou inhibées, ainsi
qu'un mémento "Emetteur inactif". Les bits de débordement de la file d'attente signalent soit que
des interruptions surviennent à un rythme trop rapide pour permettre leur traitement, soit qu'elles
ont été inhibées via l'opération "Inhiber tous les événements d'interruption".
Tableau D-5 Octet de mémento spécial SMB4 (SM4.0 à SM4.7)
Bits SM Description (lecture seule)
1
SM4.0 Ce bit est mis à 1 lorsque la file d'attente des interruptions de communication a débordé.
1
SM4.1 Ce bit est mis à 1 lorsque la file d'attente des interruptions d'entrée a débordé.
1
SM4.2 Ce bit est mis à 1 lorsque la file d'attente des interruptions cycliques a débordé.
SM4.3 Ce bit est mis à 1 lorsqu'une erreur de programmation est détectée à l'exécution.
SM4.4 Ce bit indique l'état de validation global des interruptions. Il est à 1 lorsque des interruptions
sont validées.
SM4.5 Ce bit est mis à 0 lorsque l'émetteur est inactif (interface 0).
SM4.6 Ce bit est mis à 1 lorsque l'émetteur est inactif (interface 1).
SM4.7 Ce bit est mis à 1 en cas de forçage d'un élément.
1
Utilisez les bits d'état 4.0, 4.1 et 4.2 uniquement dans un programme d'interruption. Ces bits d'état sont remis
à 0 lorsque la file d'attente est vide et que la main est rendue au programme principal.
Mémentos spéciaux Annexe D
505