Siemens SIMOVERT MASTERDRIVE Vector Control Compact Mode D'emploi page 673

Entrée analoqique (différentielle)
Type signal
(0/1 = 10 V / 20 mA)
P675.1 (0)
49
u
i
± 10 V
± 20 mA
50
1 2 3
20 mA 10 V
Sortie analogique
2 entrées TOR
51
M
extern
−
24 V
+
52
P24
aux
53
0
2
24 V
M
extern
54
1
2
24 V
M
extern
1 2
Extension de bornes EB2 n° 1
E/S analogiques et TOR
U953.11 = ___
10 V = 100 %
Normalis.
20 mA = 100 %
0.00 ... 100.00
P676.1 (1.00)
200 µs 11 bits + S
A
x
y [%] =
x [%] * P676.1
D
Lissage
hardware
X498
U953.12 = ___
P684.1 (0)
3
-1
P683.1 (0)
2
-1
K
1
0
U953.13 = ___
1
B5122
5 V
B5123
1
B5124
5 V
K5113
B5125
3
Offset
P679.1 (0)
-100.00 ... +100.00 %
B
P677.1 (0.00)
P678.1 (0)
3
-1
y
2
-1
1
0
Cste de temps
Normalis.
0 ... 10000 ms
-200.00 ... +200.00 V
P685.1 (0)
P686.1 (10.00)
r688.1
x
x
=
y [V] * P686.1
100 %
Lissage
K5112
4 sorties TOR à relais
Signalisation de l'état des bornes
par r673.1 sur PMU
r673.1
45 43 41 39 54 53
4 5
P681.1 (1)
B
Cste de temps
0 ... 1000 ms
P680.1 (0)
0
0%
0
-1
1
1
Activation
Inversion signe Lissage
entrée analog.
Rupture de fil (i ≤ 2 mA)
Offset
-200.00 ... +200.00 V
P687.1 (0.00)
K5112
=
Uout [V]
100
9 bits + S
+
Uout = -10 V ... + 10 V
D
y
+
A
U
Iout =
I
-20 mA...+ 20 mA
U953.14 = ___
P674 (0)
.01
B
.02
B
.03
B
.04
B
6 7
Diagramme fonctionnel
fp_vc_Y07_f.vsd
MASTERDRIVES VC
12.10.01
r682.1
K5111
B5121
+
* Normalis. [V] Offset [V]
%
X499
3
47
2
1
48
38
2 2
39
40
2 3
41
42
4
2
43
44
5
2
45
46
8
- Y07 -