Aim TTi TGR2050 Manuel D'instructions page 42

System Event Status Register et System Event Status Enable Register (Registres d'état
d'événement système et d'activation d'état d'événement système)
Ces deux registres sont mis en œuvre comme les registres spécifiques de l'appareil,
d'événement et d'activation d'événement selon la norme IEEE 488.2. Leur but est d'informer le
contrôleur lorsque le système de protection contre les retours de puissance fonctionne ou a
fonctionné depuis la dernière lecture du System Event Status Register.
Si le système de protection contre les retours de puissance fonctionne, le bit spécifié va être fixé
dans le System Event Status Register. Si le bit correspondant est également programmé dans le
System Event Status Enable Register, alors le bit SYS va être programmé dans le Status Byte
Register.
Le System Event Status Register est lu et effacé par la commande SSR? et le System Event
Status Enable Register est programmé par la commande SSE <nrf>.
Les bits sont définis comme :
Bit 7 – Bit 1 -
Bit 0 -
Status Byte Register et Service Request Enable Register (Registre d'activation de
demande de service)
Ces deux registres sont mis en oeuvre comme exigé par la norme IEEE 488.2.
Tous les bits définis dans le Status Byte Register qui correspondent aux bits positionnés dans le
Service Request Enable Register entraîneront le positionnement du bit RQS/MSS dans le Status
Byte Register, ce qui génère une Service Request sur le bus.
Le Standard Event Status Register est lu, soit par la commande ∗STB?, qui renvoie MSS au bit 6
soit par une Serial Poll (scrutation série) qui renvoie RQS au bit 6. Service Request Enable
Register est réglé par la commande ∗SRE <nrf> et lu par la commande ∗SRE?.
Bit 7 - Non utilisé.
Bit 6 - RQS/MSS. Ce bit, défini par la norme IEEE 488.2, contient à la fois le message
Requesting Service et le message Master Status Summary (résumé d'état principal).
RQS est renvoyé en réponse à Serial Poll et MSS en réponse à la commande ∗STB?.
Bit 5 - ESB. Event Status Bit (bit d'état d'événement). Ce bit est réglé si des bits positionnés
dans le Standard Event Status Register correspondent aux bits réglés au Standard
Event Status Enable Register.
Bit 4 - MAV. Message Available Bit (bit de message disponible). Ce bit est réglé lorsqu'un
message de réponse de l'instrument est mis en forme et qu'il est prêt à être transmis
au contrôleur. Le bit sera réinitialisé lorsque le Response Message Terminator
(terminaison de message de réponse) a été transmis.
Bit 3 - Non utilisé.
Bit 2 - Non utilisé.
Bit 1 - Non utilisé.
Bit 0 - Non utilisé.
Non utilisé
Programmé lorsque le système de protection contre les retours de puissance
fonctionne.
41