Publicité
®
R&S
RTB2000
Réglages du déclenchement I2C
Figure 12-13 : Fenêtre de configuration du déclenchement pour déclencher sur une combinaison
A5
5$
XX (gris) = Le 3ème octet n'est pas contenu dans la pattern spécifiée
Déclenchement
Adresse
ID
symbolique............................................................................................................. 244
Condition des
Déclenchement I2C
Sélectionne la condition de déclenchement.
"Début"
"Fin"
"Redémarrer"
"Pas d'acc.
réc. (acc. rép.
manquant)"
"Adresse et
données"
Commande à distance :
TRIGger:A:I2C:MODE
Manuel d'utilisation 1333.1611.09 ─ 11
d'adresses et de données
= Valeur hexadécimale du 1er octet, avec la valeur binaire 10100101
= Valeur hexadécimale du 2ème octet. Le 1er nibble a la valeur binaire 0101 et le 2ème nibble est
représenté par le caractère "$", car il intègre un bit "X" (peu importe)
I2C.....................................................................................................243
esclave..........................................................................................................244
données............................................................................................... 244
└
Décalage
octet.............................................................................................. 244
└
Nombre
d'octets............................................................................................244
└
Données : pattern binaire /
Règle le déclenchement sur le début du message. La condition de
démarrage est une pente descendante sur un SDA tandis que le SCL
est à l'état haut.
Règle le déclenchement sur la fin du message. La condition d'arrêt
est une pente montante sur un SDA tandis que le SCL est à l'état
haut.
Règle le déclenchement sur un démarrage répété – lorsque la condi-
tion de démarrage se produit sans condition d'arrêt préalable. Cela
peut se produire lorsqu'un maître envoi plusieurs messages sans
libérer le bus.
Acquittement manquant : l'instrument déclenche, si l'esclave n'envoie
pas le bit d'acquittement. L'acquittement prend place après chaque
octet. Si le transfert échoue, au moment de l'envoi du bit d'acquitte-
ment, la ligne SDA est à un niveau haut pendant la période haute de
l'impulsion d'horloge.
Règle le déclenchement sur une adresse ou une pattern de données,
ou sur une combinaison des deux.
Voir
"Adresse esclave"
à la page 244.
à la page 502
hexadécimale.................................................... 245
à la page 244 et
"Condition des données"
Analyse de bus série
I²C (option R&S RTB-K1)
243
Publicité
Chapitres
