Publicité
®
R&S
RTB2000
Figure 12-9 : Accès en écriture I2C avec une adresse 7 bits
Types d'adresses : 7 bits et 10 bits
Les adresses esclaves peuvent être d'une longueur de 7 bits ou 10 bits. Une adresse 7
bits nécessite 1 octet, 7 bits pour l'adresse suivis du bit R/W.
Une adresse 10 bits pour l'accès en écriture nécessite 2 octets : le premier octet com-
mence avec la séquence réservée 11110, suivie de deux MSB de l'adresse et du bit
d'écriture. Le second octet contient les 8 LSB restants de l'adresse. L'esclave acquitte
chaque octet d'adressage.
Figure 12-10 : Adressage 10 bits, accès en écriture
Un adressage 10 bits pour l'accès en lecture nécessite 3 octets. Les 2 premiers octets
sont identiques à l'adressage pour accès en écriture. Le troisième octet répète les bits
d'adressage du premier octet et règle le bit de lecture.
Figure 12-11 : Adressage 10 bits, accès en lecture
Déclenchement
Le R&S RTB2000 peut déclencher sur diverses parties des messages I²C. Les lignes
de données et d'horloge doivent être connectées aux voies d'entrée, le déclenchement
sur des formes d'ondes mathématiques et de référence n'est pas possible.
Vous pouvez déclencher sur :
●
Une condition de démarrage ou d'arrêt
●
Une condition de démarrage répétée
●
Une direction du transfert (lecture ou écriture)
●
Des octets avec bit d'acquittement manquant
●
Une adresse esclave spécifique
●
Une pattern de données spécifique dans le message
Manuel d'utilisation 1333.1611.09 ─ 11
Analyse de bus série
I²C (option R&S RTB-K1)
240
Publicité
Chapitres
