3.2 Interfaces
Les paragraphes suivant donnent des informations détaillées sur les raccordements et les interfaces.
3.2.1 Interface SSI (8.RLA50.13112)
Si le cycle n'est pas interrompu pendant une durée de Tm-T/2 (émission de 25 périodes
supplémentaires), le registre à décalage émet à nouveau la même valeur de données (détection
d'erreur à l'évaluation).
Certains codeurs disposent d'un bit de contrôle de tension (PFB) :
Sur le RLA50, le PFB est toujours "LOW".
PFB = bit de contrôle de tension
T = période du signal d'horloge
Tm = temps monoflop > 15 µs
Figure 8
R67041.0003 – Index 2
Horloge SSI non complémentée
+ 1 bit de contrôle de tension
24 bits
3 Raccordements et interfaces
FR - 13