Publicité
représente plusieurs instances d'interface. Deux instances d'interface sont attribuées aux deux
interfaces de TCP socket et une instance supplémentaire est attribuée à l'interface de la page
web. Le fait d'avoir un modèle séparé pour chaque instance d'interface garantit que les données
ne sont pas perdues alors que de nombreuses commandes, telles que '*ESR?', effacent le
contenu à la lecture.
Le statut de l'erreur est conservé à l'aide d'un ensemble de registres ; ils sont décrits dans les
paragraphes et présentés dans le Modèle de Statut à la fin de cette section.
Standard Event Status & Standard Event Status Enable Registers (Registres d'état
d'événement standard et d'activation d'état d'événement standard)
Le Standard Event Status Register est lu, puis vidé par la commande *ESR?.
Bit 7 -
Mise sous tension. Réglé la première fois qu'on applique l'alimentation à l'appareil.
Bit 6 -
Non utilisé.
Bit 5 -
Erreur de commande. Réglé lorsqu'une erreur de type syntaxique est détectée dans une
commande provenant du bus.
L'analyseur syntaxique est réinitialisé et l'analyse continue à l'octet suivant du flux d'entrée.
Bit 4 -
Erreur d'exécution. Réglé en cas d'erreur lors d'une tentative d'exécution d'une commande
entièrement analysée. Le numéro d'erreur approprié est signalé dans l'Execution Error
Register (registre d'erreur d'exécution). Voir la section Messages d'erreur.
Bit 3 -
Erreur Verify Timeout (expiration de vérification). Réglé quand un paramètre est
programmé avec 'vérifier' spécifié et que la valeur n'est pas atteinte dans les 5 secondes,
par ex. la tension de sortie est abaissée par un grand condensateur placé sur la sortie.
Bit 2 -
Erreur d'interrogation. Réglé en cas d'erreur d'interrogation. Le numéro d'erreur approprié
sera signalé dans le Query Error Register, comme indiqué ci-dessous.
Bit 1 -
Non utilisé.
Bit 0 -
Opération terminée : Défini en réponse à la commande '*OPC'.
Limit Event Status and Limit Event Status Enable Registers (Registres d'état événement
limité et Registre d'activation d'état événement limité)
Ces deux registres sont appliqués en plus de la norme IEEE 488.2. Leur objectif est d'informer le
contrôleur de l'entrée vers et/ou de la sortie depuis les conditions limites de tension ou de
courant, et l'histoire des conditions du déclenchement des protections depuis la dernière lecture.
Tout chiffre binaire réglé dans le registre d'état événement limité correspondant à ceux réglés
dans le Registre d'activation événement limité fera régler le chiffre binaire LIM1 dans le registre
Status Byte.
Le registre d'état événement limité est lu et supprimé par la commande LSR1?. Le Registre de
l'activation d'état événement limité est réglé par la commande LSE1 <
commande LSE1?.
Bit 7 -
Réservé pour utilisation au future
Bit 6 -
Réglé lorsqu'un déclenchement d'erreur est survenu, nécessitant l'alimentation OFF/ON
pour réinitialiser.
Bit 5 -
Réglé quand un déclenchement de détection de sortie est survenu
Bit 4 -
Réglé quand un déclenchement de surintensité de sortie est survenu
Bit 3 -
Réglé quand un déclenchement de surtension de sortie est survenu
Bit 2 -
Réglé quand la sortie entre dans la limite de puissance (mode non régulé)
> et lu par la
NRF
27
Publicité
