Comportement De La Cpu Après Chargement Des Modifications De La Configuration À L'état Marche (Cer) - Siemens SIMATIC PCS 7 Série Manuel De Configuration

Réalisation de la configuration PCS 7
8.9 Configurer le matériel
8.9.10.3 Comportement de la CPU après chargement des modifications de la configuration à
l'état Marche (CeR)
Comportement de la CPU après chargement de la configuration à l'état Marche
Après le chargement d'une configuration modifiée, la CPU vérifie d'abord si les modifications
sont autorisées. Si tel est le cas, elle traite les données système concernées.
Ce traitement a des répercussions sur des fonctions essentielles du système d'exploitation,
p. ex. l'actualisation de la mémoire image et l'exécution du programme utilisateur. Par la
suite, nous allons traiter en détails ces effets.
La durée d'interprétation des données système par la CPU (désignée par la suite comme
temps de synchronisation CiR) dépend du nombre d'octets d'entrée et de sortie dans les
réseaux maître DP concernés. Le temps de synchronisation par défaut est d'1 seconde
maximum. Il n'est pas possible de modifier cette valeur.
Au début du traitement des données système, la CPU inscrit l'événement W#16#4318 à la
fin du traitement, l'événement W#16#4319 dans la mémoire de diagnostic.
Remarque
Si une mise hors tension a lieu pendant le traitement des données système ou si la CPU
passe à l'état de fonctionnement Arrêt, seul un redémarrage (démarrage à chaud) est
judicieux.
Une fois le traitement des données système achevé, la CPU démarre ensuite l'OB 80 avec
l'événement W#16#350A et inscrit la durée d'exécution dans son information sur événement
déclencheur. Ceci vous permet de tenir compte de ce temps p. ex. dans les algorithmes de
régulation de vos OB d'alarme cyclique.
Remarque
Veillez à ce que l'OB 80 soit toujours chargé dans votre CPU. Sinon, la CPU passe en état
de fonctionnement Arrêt en cas d'apparition d'un événement déclencheur de l'OB 80.
Vérification par la CPU de l'admissibilité des modifications souhaitées
La CPU détermine, d'abord, le nombre de réseaux maître DP et PA dans lesquels vous
souhaitez ajouter ou supprimer des esclaves ou des modules ou encore modifier l'affectation
existante aux mémoires images partielles. Jusqu'à un maximum de 4 réseaux maître, la
CPU poursuit la vérification ; pour plus de 4, elle refuse la configuration modifiée.
A l'étape suivante de la vérification, la CPU calcule le temps de synchronisation CiR de la
manière suivante :
● Si vous désirez effectuer, exclusivement, des reparamétrages dans des modules
400
existants, le temps de synchronisation CiR de la CPU est, quel que soit le type de CPU :
Temps de synchronisation CiR de la CPU = 100 ms
Système d'ingénierie (V8.0)
Manuel de configuration, 12/2011, A5E02779454-01