Publicité
Les langues disponibles
Les langues disponibles
Limit Event Status Register und Limit Event Status Enable Register
Für Einzelnetzgeräte existiert nur ein Limit Event Status Register, für Doppelnetzgeräte (außer im
Parallelbetrieb) sind zwei vorhanden.
gelöscht. Beim Einschalten werden diese Register zuerst auf 0, und dann sofort auf den neuen
Limit Status gesetzt.
Bits, die im Limit Event Status Register gesetzt wurden und den Bits entsprechen, die im Limit Event
Status Enable Register gesetzt wurden, bewirken dass das LIM1 oder LIM 2 Bit im Status Byte
Register gesetzt wird.
Bit 7:
Zur späteren Verwendung reserviert.
Bit 6:
Wird gesetzt, wenn ein Auslöser aufgetreten ist, der nur von der Gerätevorderseite aus
oder durch Trennen der Netzspannung zurückgesetzt werden kann.
Bit 5:
Zur späteren Verwendung reserviert.
Bit 4:
Zur späteren Verwendung reserviert.
Bit 3:
Wird gesetzt wenn der Überstromschutz ausgelöst worden ist.
Bit 2:
Wird gesetzt wenn der Überspannungsschutz ausgelöst worden ist.
Bit 1:
Wird gesetzt, wenn der Strombegrenzungswert erreicht ist (Konstantstrombetrieb).
Bit 0:
Wird gesetzt, wenn der Spannungsbegrenzungswert erreicht ist
(Konstantspannungsbetrieb).
Status Byte Register und Service Request Enable Register
Diese beiden Register sind gemäß der Norm IEEE 488.2 ausgeführt.
Bits, die im Status Byte Register gesetzt wurden und den Bits entsprechen, die im Service Request
Enable Register gesetzt wurden, bewirken, dass das RQS/MSS-Bit im Status Byte Register gesetzt
wird, wodurch ein Service Request auf dem Bus generiert wird.
Das Status Byte Register wird entweder mittels dem *STB?-Befehl gelesen, der MSS in Bit 6
zurücksendet, oder aber mittels eines Serial Poll (Serienabfrage), der RQS in Bit 6 zurücksendet.
Das Service Request Enable Register wird mit dem Befehl *SRE <nrf> gesetzt und mit dem Befehl
*SRE? gelesen.
Bit 7 -
Nicht belegt.
Bit 6 -
RQS/MSS. Dieses Bit, das in der Norm IEEE 488.2 definiert ist, enthält sowohl die
Requesting Service-Meldung (Serviceanforderung) als auch die Master Status Summary-
Meldung. Als Antwort auf ein Serial Poll (Serienabfrage) wird RQS und als Antwort auf den
Befehl *STB? wird MSS zurückgesendet.
Bit 5 -
ESB. Das Event Status Bit (Ereignis-Statusbit). Dieses Bit wird gesetzt, wenn im Standard
Event Status Register ein Bit gesetzt ist, das im Standard Event Status Enable Register
ebenfalls gesetzt wurden.
Bit 4 -
MAV. Das Message Available Bit (Meldung vorhanden). Dieses Bit wird gesetzt, wenn das
Gerät eine Antwort formatiert hat, die sendebereit für das Steuergerät zur Verfügung steht.
Das Bit wird gelöscht, nachdem der Response Message Terminator gesendet wurde.
Bit 3 -
Nicht belegt.
Bit 2 -
Nicht belegt.
Bit 1 -
LIM2. Wird gesetzt wenn im Limit Event Status Register 2 Bits gesetzt sind, die im Limit
Event Status Enable Register 2 entsprechend ebenfalls gesetzt wurden.
Bit 0 -
LIM1. Wird gesetzt wenn im Limit Event Status Register 1 Bits gesetzt sind, die im Limit
Event Status Enable Register 1 entsprechend ebenfalls gesetzt wurden.
Diese werden mit 'LSR1?' bzw. 'LSR2?' gelesen und
95
Publicité
