Siemens SIMATIC PCS 7 Manuel De Configuration page 302

Réalisation de la configuration PCS 7
La figure suivante représente la corrélation entre le temps de synchronisation CiR d'un
réseau maître et son nombre d'E/S total pour une CPU 417-4.
Temps de synchronisation CiR en ms
1000
400
200
* correspond par ex. à la plage d'adresses max. de l'interface MPI
(2 Ko pour les entrées + 2 Ko pour les sorties)
** correspond par ex. à la plage d'adresses max. d'un coupleur DP externe
(4 Ko pour les entrées + 4 Ko pour les sorties)
Grâce à ce diagramme, vous pouvez déterminer, simplement, l'extension maximale
possible pour le réseau maître, à partir du temps de synchronisation CiR maximum et si
vous effectuez uniquement des modifications dans un réseau maître DP. Ceci est illustré
par un exemple (voir ci-après).
La CPU compare alors le temps de synchronisation CiR calculé avec la limite supérieure
du temps de synchronisation CiR actuellement valide. La valeur par défaut de cette limite
supérieure est d'1 s et peut être réduite ou augmentée (2,5 s max) selon vos besoins par
appel de la SFC 104 "CiR".
Si la valeur calculée est inférieure ou égale à la valeur supérieure actuelle, la CPU
reprend la modification modifiée, sinon elle la rejette.
La formule figurant ci-dessus permet de déduire que le temps de synchronisation CiR
peut être influencé de la manière suivante :
Le temps de synchronisation CiR est d'autant plus petit :
•
si vous choisissez un nombre d'octets d'entrée et de sortie réduit pour un réseau
maître,
•
si vous choisissez un nombre peu élevé d'esclaves garantis dans les réseaux maîtres
à modifier (le nombre d'esclaves garantis agit immédiatement sur le nombre d'octets
d'entrée et de sortie),
7-118
1 K 4 K*
Volume d'E/S
en octets
8 K**
Process Control System PCS 7 - Système d'ingénierie
A5E00164235-02