Siemens SIMATIC S5 Manuel page 82

Test du circuit de
Les ET-L et ST-L des entrées TOR redondantes sont vérifiées une fois par cycle de
localisation test (environ toutes les 5 minutes) pour y déceler un éventuel collage à 0 ou un
d'erreurs
retard d'acquittement.
Les ST-L des sorties TOR redondantes ne peuvent et ne doivent être mises à 0 que
dans un sous-système. Les collages à 1 sont découverts toutes les 10 h par mise à 0
dans un sous-système d'une ST-L à la fois.
Le fonctionnement des sorties TOR de type 10 avec ST-L est tel que le collage à 0
d'une sortie TOR pendant le test ST-L n'a qu'une brève répercussion sur le proces-
sus.
Si, lorsque la sortie est à « 1 », il y a un collage à 0 d'une sortie TOR redondante
(lors de l'exécution du test ST-L pour ST), cette erreur est reconnue au maximum 2
bases de temps d'alarme d'horloge après la première lecture possible du collage à 0
et le test ST-L est interrompu. La ST-L est alors aussitôt remise à « 1 » afin que la
ST intacte émette à nouveau le signal « 1 ». Le collage à 0 est signalé.
Consultez aussi le tableau « Détection des erreurs pour ST ».
AP A
ET-R ST
L+
ET-L
Figure 4-9 Schéma de principe : sorties TOR redondantes avec circuit de localisation d'erreurs
I/4-18
ST-L
Tension de charge
Alimentation de groupe
sans diode de découplage pour cartes CA
ST redondante avec localisation d'erreurs et augmentation de la disponi-
bilité par passivation/isolation :
– de l'octet ST lorsqu'un bit de sortie ne se met pas à « 1 »,
– du groupe ST lorsqu'un bit de sortie ne se met pas à « 0 ».
Ce circuit est nécessaire pour obtenir un fonctionnement ST ininterrompu.
AP B
ST-L ST
L+
ET-L
AP S5-155H
C79000-B8577-C197-06