Table des Matières

Publicité

4.4.5

Chipset

Le menu chipset vous permet de modifier les paramètres avancés du chipset.
Choisissez un élément et pressez <Entrée> pour afficher le sous-menu.
Advanced Chipset Settings
Configure DRAM Timing by SPD
Hyper Path 3
Booting Graphic Adapter Prio
Internal Graphics Mode Select
Graphics Memory Type
PEG Buffer Length
Link Latency
PEG Root Control
PEG Link Mode
Slot Power
High Priority Port Select
Advanced Chipset Settings
Configure DRAM Timing by SPD [Enabled]
Lorsque cet élément est activé, les paramètres de timing de DRAM sont
réglés en fonction du SPD de la DRAM (Serial Presence Detect). Désactivé,
vous pouvez régler les paramètres de timings DRAM à la main via les sous-
élements. Les sous-éléments suivants apparaissent lorsque cet élément est
passé sur Disabled. Options de configuration: [Disabled] [Enabled]
DRAM CAS# Latency [5 Clocks]
Contrôle la latence entre la commande de lecture SDRAM et le temps
auquel la donnée devient effectivement disponible.
Options de configuration:[6 Clock] [5 Clocks] [4 Clocks] [3 Clocks]
DRAM RAS# Precharge [4 Clocks]
Contrôle les périodes dʼinactivité après avoir envoyé une commande
précharge à la DDR SDRAM. Options de configuration: [2 Clocks] [3
Clocks] [4 Clocks] [5 Clocks] [6 Clocks]
DRAM RAS# to CAS# Delay [4 Clocks]
Contrôle la latence entre la commande active de la DDR SDRAM et la
commande lecture/écriture. Options de configuration: [2 Clocks] [3
Clocks] [4 Clocks] [5 Clocks] [6 Clocks]
DRAM RAS# Activate to Precharge Delay [15 Clocks]
Options de configuration: [4 Clocks] [5 Clocks] ~ [18 Clocks]
DRAM Write Recovery Time [4 Clocks]
Options de configuration: [2 Clocks] [3 Clocks] [4 Clocks] [5 Clocks]
[6 Clocks]
ASUS P5LD2-V
[Enabled]
[Auto]
[PCI Express/IntVGA]
[Enabled, 8MB]
[Auto]
[Auto]
[Auto]
[Auto]
[Auto]
[Auto]
[Disabled]
Enable or disable
DRAM timing.
Select Screen
Select Item
+-
Change Option
F1
General Help
F10
Save and Exit
ESC
Exit
4-27

Publicité

Table des Matières
loading

Table des Matières