Publicité
bit 7 =
bit 6 =
bit 5 =
bit 4 =
bit 3 =
bit 2 =
bit 1 =
bit 0 =
Exemple:
Pour renvoyer le bit RQS (bit 6 du Status Byte Register) en tant que 1, si vrai, et en tant que
0 si faux, dans la position de bit 1 en réponse à une opération d'appel en parallèle,
transmettre les commandes suivantes:
La réponse d'appel en parallèle de l'alimentation est alors 00h, si RQS est 0 et 01h si
RQS est 1.
Pendant la réponse d'appel en parallèle, les lignes d'interface DIO sont terminées de manière
résistive (terminaison passive). Ceci permet à des dispositifs multiples de partager la même
position de bit de réponse en configuration wired-AND ou wired-OR, voir IEEE 488.1 pour plus
d'informations à cet effet.
Rapport d'état
Le modèle standard de rapport d'état et d'erreur décrit dans la norme IEEE 488.2 a été conçu
pour l'interface GPIB et contient certaines fonctionnalités prévues pour être utilisées avec les
capacités du matériel de 'Service Request' (Demande de service) et de 'Parallel Poll' (Scrutation
parallèle) de cette interface et pour accommoder son fonctionnement en semi-duplex. Bien que
ces facilités soient peu utiles avec d'autres interfaces, cet instrument rend l'ensemble des
fonctionnalités disponibles à toutes les interfaces. Toutes les interfaces à distance partagent le
même jeu de registres d'état et d'erreur.
Le statut d'erreur est entretenu à l'aide d'une série de registres, ceux-ci sont décrits dans les
paragraphes suivants et présentés sur le Modèle de Statut à la fin de ce chapitre.
Registres Standard Event Status et Standard Event Status Enable
Ces deux registres sont exploités selon les impératifs d'IEEE std. 488.2.
Tous les bits réglés dans le Standard Event Status Register qui correspondent aux bits réglés
dans le Standard Event Status Enable Register entraînent le réglage du bit ESB dans le Status
Byte Register.
Le Standard Event Status Register est lu et réinitialisé par la commande ∗ESR?. Le Standard
Event Status Enable Register est réglé par la commande ∗ESE <nrf> et lu par la commande
∗ESE?.
20
X
1
1
0
détection
détection du bit de réponse; 0 = bas, 1 = haut
?
?
?
∗PRE64<pmt>, puis PPC suivi de 69H (PPE)
ne joue aucun rôle
Parallel poll enable
position de bit de réponse
Publicité
