Table des Matières
Publicité
Registre d'erreur d'exécution
Ce registre contient un numéro représentant la dernière erreur rencontrée sur l'interface actuelle.
L'Execution Error Register est lu, puis vidé par la commande 'EER?'. Au démarrage, ce registre
est réglé sur 0 pour toutes les instances d'interface.
Les messages d'erreur ont la signification suivante :
0:
Aucune erreur rencontrée
1-9:
Erreur matérielle interne détectée.
100:
Erreur de gamme. La valeur numérique envoyée n'est pas autorisée. Ceci inclut les
nombres qui sont trop grands ou trop petits pour le paramètre en cours de réglage et les
nombres décimaux envoyés lorsque seuls les chiffres entiers sont autorisés.
101:
Un rappel de données de configuration a été demandé, mais la mémoire spécifiée
contient des données corrompues. Ceci indique soit une panne matérielle, soit une
corruption de données temporaire qui peut être corrigée en réécrivant ces données en
mémoire.
102:
Un rappel de données de configuration a été demandé, mais la mémoire spécifiée ne
contient aucune donnée.
103:
Tente de lire ou d'écrire une commande sur une deuxième sortie lorsqu'elle n'est pas
disponible. Cette erreur se produit normalement lorsqu'on tente de programme la
deuxième sortie sur des appareils monovoie ou sur un appareil à deux voies réglé sur le
mode parallèle.
104:
Commande invalide lorsque la sortie est activée
200:
Lecture uniquement : une tentative de modification des réglages de l'appareil a été
effectuée à partir d'une interface sans privilèges d'écriture, se reporter au chapitre sur le
Verrouillage de l'interface.
Registres d'état d'événement limite et d'activation d'état d'événement limite
Il existe un Event Status Register Limite pour les alimentations électriques de sortie unique ; il y en
a deux pour les alimentations électriques doubles (sauf en cas de fonctionnement en mode
parallèle).
Ceux-ci sont lus et supprimés à l'aide des commandes « LSR1? » et « LSR2 »
respectivement. Lors de la mise en marche, ces registres sont réglés sur 0, puis immédiatement
réglés pour indiquer le nouveau statut de limite.
Tous les bits définis dans le Limit Event Status Register qui correspondent aux bits positionnés
dans le Limit Event Status Enable Register l'accompagnant entraîneront le positionnement du bit
LIM1 ou LIM2 dans le Status Byte Register.
Bit 7:
Réservé pour usage futur
Bit 6:
Réglé lorsqu'une coupure s'est produite qui ne peut être réinitialisée qu'à partir du
panneau avant ou en supprimant et en réappliquant l'alimentation CA.
Bit 5:
Réservé pour usage futur
Bit 4:
Réglé quand la sortie entre dans la limite de puissance (mode non régulé)
Bit 3:
Réglé quand un déclenchement de surintensité de sortie est survenu
Bit 2:
Réglé quand un déclenchement de surtension de sortie est survenu.
Bit 1:
Réglé quand la sortie entre dans la limite d'intensité (mode CC)
Bit 0:
Réglé quand la sortie entre dans la limite de tension (mode CV)Status
Registre d'octet d'état et registre d'activation d'état d'événement standard
Ces deux registres sont mis en œuvre comme exigée par la norme IEEE 488.2.
Tous les bits définis dans le Status Byte Register qui correspondent aux bits positionnés dans le
Service Request Enable Register entraîneront le positionnement du bit RQS/MSS dans le Status
Byte Register, ce qui génère une Service Request sur le bus.
Le Status Byte Register est lu, soit par la commande *STB?, qui renvoie MSS au bit 6, soit par une
Serial Poll (scrutation série) qui renvoie RQS au bit 6. Le Service Request Enable register est
réglé par la commande *SRE <
28
> et lu par la commande *SRE?.
NRF
Publicité
Table des Matières
