Chapitre 2
Comprendre le fonctionnement des fonctions de sécurité
Sorties de test configurées
comme sorties d'inhibition
34
Lorsque les sorties de test sont utilisées comme sorties d'inhibition,
généralement pour un témoin d'inhibition, un test de circuit est utilisé pour
déterminer si le circuit et le témoin sont opérationnels. Le test de circuit
d'inhibition est exécuté toutes les 3 secondes, quelle que soit la logique haute
(HI) ou base (LO) du circuit. Ainsi, votre sortie d'inhibition pourrait
clignoter pendant le fonctionnement normal en logique basse (LO).
Le test de circuit d'inhibition doit échouer deux fois de suite lorsque le circuit
d'inhibition est logiquement haut (HI), avant qu'un défaut soit déclaré. Les
résultats du test de circuit d'inhibition n'affectent pas l'état d'inhibition
lorsque le circuit est logiquement bas (LO).
Un défaut de circuit d'inhibition entraînera un basculement du bit d'état
d'inhibition au niveau bas (LO).
Un défaut de circuit d'inhibition est déclaré 3...6 secondes après la survenue
du défaut si le circuit d'inhibition est logiquement haut (HI) pendant au
moins 6 secondes, en raison de l'intervalle de test de 3 secondes et du double
échec consécutif du test du circuit d'inhibition. Si le circuit d'inhibition est
logiquement haut pendant moins de 6 secondes pendant un cycle de
machine, alors le test asynchrone et les lectures de programme pourraient
entraîner un retard de détection de défauts pendant plusieurs cycles de
machine.
Il existe une différence dans le fonctionnement de l'état d'inhibition entre
certains modules d'E/S de sécurité DeviceNet. Ce tableau montre le
fonctionnement de l'état d'inhibition de tous les modules.
Référence
(1)
1791DS-IB16
(1)
1791DS-IB8XOBV4
(1)
1732DS-IB8
(1)
1732DS-IB8XOBV4
1791DS-IB12
1791DS-IB8XOB8
1791DS-IB4XOW4
(1) Ce bit d' é tat d'inhibition de module passe à zéro lorsqu'un défaut se produit ou lorsque le circuit est logiquement bas (LO).
Publication Rockwell Automation 1791DS-UM001J-FR-P - mai 2013
Témoin
Circuit
Description
HI
Correct
État d'inhibition HI/1
Incorrect
État d'inhibition LO 1 seconde/HI 5 secondes
(répétitions)
L' é tat LO apparaît généralement 3...6 secondes après le
défaut
L' é tat d'inhibition se réarme automatiquement
LO
Correct
État d'inhibition LO/0
Incorrect
État d'inhibition LO/0
HI
Correct
État d'inhibition HI/1
Incorrect
État d'inhibition LO 1 seconde/HI 5 secondes
(répétitions)
L' é tat d'inhibition se réarme automatiquement
LO
Correct
État d'inhibition HI/1
Incorrect
État d'inhibition HI/1