Bits In Ter Nes - Mitsubishi Electric MELSEC FX Serie Manuel

Opé ran des
4.2

Bits in ter nes

Il est souv ent néces saire d'en re gi strer dans un pro gramme API des résul tats inter mé diai res
binai res (état du sig nal «0» ou «1»). Pour cela, des bits inter nes sont dis po ni bles dans un auto -
mate (code d'opé rande : «M»).
Dans les bits inter nes, le résul tat (inter mé diaire) de la fonction est par exem ple indi qué avec
une instruc tion OUT et peut ensuite être inter rogé avec des instruc tions de fonction. Les bits
inter nes per met tent de con ce voir le pro gramme clai re ment et d'éco no mi ser des pas de pro -
gramme. Les résul tats des fonctions qui sont requis plu sie urs fois dans le pro gramme peu vent
être mis sur un bit interne et être ensuite uti lisé aussi souv ent que désiré.
Les auto ma tes de la famille FX pos sè dent en plus des bits inter nes «nor maux», des bits inter nes sau -
ve gar dés. Les bits inter nes nor maux non sau ve gar dés sont remis à l'é tat de signal «0» lors de la cou -
pure de l'a li men ta tion de l'API et ont éga le ment cet état après la remise en marche de l'API. Par contre,
les bits inter nes sau ve gar dés conser vent éga le ment leurs infor ma tions lors d'une panne de sec teur.
Opér ande
Code d'opérande
Type d'opérande
Valeurs qu'un opé rande peut pren dre
Intro duc tion de l'adresse d'opé rande
Nombre d'o pé ran des et
d'a dres ses
Si la bat terie en op tion est ins tallée, il est pos sible d'af fec ter la fonc tion des regis tres in ter nes à ces re gis tres dans
les pa ra mè tres de l'au to mate pro gram mable qui sont en suite conser vés en mé moire tam pon par la bat terie.
La fonc tion de bits in ter nes sau ve gar dés peut éga le ment être af fectée à ce bit in terne dans les pa ra mè tres d'API.
La fonc tion de bits in ter nes non sau ve gar dés peut éga le ment être af fectée à ce bit in terne dans les pa ra mè tres d'API.
Le nombre peut être modifié dans les paramètres dans le respect de la capacité mémoire du CPU.
Manuel d'initiation de la famille MELSEC FX
M1
Interrogation de l'état «1» (bit interne mis à un ?)
M1
Interrogation de l'état «0»
(Est-ce que le bit interne est remis à zéro ?)
FX
3G
FX
3GC
FX
3GE
FX
3S
FX
3U
FX
3UC
FX
5U
FX
5UC
M1
Bits inter nes
Bits in ter nes non sauvegardés
M
Opé rande bit
0 ou 1
Déci mal
384 (M0–M383)
6144 (M1536–M7679)
384 (M0–M383)
1024 (M512–M1535)
500 (M0–M499)
Max. 32768 (M0–M32767)
Bits in ter nes
Bits in ter nes sauvegardés
1152 (M384–M1535)
128 (M384–M511)
524 (M500–M1023)
6656 (M1024–M7679)
Max. 32768 (M0–M32767)
4 – 3