Festo CPX-FVDA-P Instructions D'utilisation page 42

1. Présentation du système CPX-FVDA-P
'
Données d entrée
Modèles de bits des données d'entrée : octet 0 et octet 1
Octet Bit 7
Octet 0 Réservé
0
Octet 1 Passivation
par canal
0 = dés-
activé
1 = activé
1) Ces bits renvoient les états réels logiques. Les états ne sont pas déterminés par des mesures !
Aucune tension externe n'est détectée au niveau des sorties passivées ou désactivées ! Lors de la
passivation du module entier, ces bits livrent des signaux 0. Lors de la passivation d'un canal, le bit
correspondant livre un signal 0.
Tab. 1/6 : Modèles de bits des données d'entrée (données utiles F, octet 0 et octet 1)
1-16
En tant que données d'entrée, le module fait état dans
l'octet 0 des états réels logiques ainsi que des états des
fanions de surveillance à F-Host (voir Tab. 1/6). Une sécurité
supplémentaire peut être ainsi obtenue en ce qui concerne
l'état des fanions de surveillance.
L'octet 1 reflète le réglage du paramètre « Passivation par
canal ». Si la passivation par canal est activée, les bits « Etat
d'erreur du canal ... » permettent de signaler les erreurs de
canal détectées par le module. Celles-ci peuvent être analy-
sées par F-Host.
Bit 6 Bit 5
Surveillance de
court-circuit
transversal
Canal 2 Canal 1
(CH2) (CH1)
0 = activé
1 = désactivé
Réservé
0
Bit 4 Bit 3
Réservé
0
Bit 2 Bit 1 Bit 0
1)
Etat réel logique
Canal 2 Canal 1 Canal 0
(CH2) (CH1) (CH0)
0 = désactivé
1 = activé
Etat d'erreur de canal
Canal 2 Canal 1 Canal 0
(CH2) (CH1) (CH0)
'
0 = absence d erreur
1 = erreur
Festo P.BE-CPX-SYS-F-FR fr 1011NH