Table des Matières
Publicité
bit 3 = Détectio
bit 2 =
bit 1 =
bit 0 =
Exemple.
Pour renvoyer le bit RQS (bit 6 du Status Byte Register) au niveau 1 à l'état vrai et au
niveau 0 à l'état faux à la position de bit 1 en réponse à une scrutation parallèle,
transmettre les commandes suivantes :
La réponse de scrutation parallèle de l'appareil sera alors 00H si RQS est 0 et 01H si RQS est
1
Pendant la réponse de scrutation parallèle, les lignes d'interface DIO sont terminées de manière
résistive (terminaison passive). Ceci permet à plusieurs dispositifs de partager la même position
de bit de réponse en configuration de câblage en ET ou OU, voir IEEE 488.1 pour de plus amples
informations.
Rapport d'état
Un modèle séparé d'erreur et d'état est maintenu pour chaque interface. Un modèle séparé pour
chaque instance d'interface évite de perdre des données ; en effet, de nombreuses commandes,
par ex. '*ESR?' suppriment les données à leur lecture.
Le statut d'erreur est entretenu à l'aide d'une série de registres, ceux-ci sont décrits dans les
paragraphes suivants et présentés sur le Modèle de Statut à la fin de ce chapitre.
Registres d'état d'événement standard et d'activation d'état d'événement standard
Ces deux registres sont mis en œuvre comme exigée par la norme IEEE 488.2. 488.2.
Tous les bits définis dans le Standard Event Status Register qui correspondent aux bits
positionnés dans le Standard Event Status Enable Register entraîneront le positionnement du bit
ESB dans le Status Byte Register.
Le Standard Event Status Register est lu, puis vidé par la commande *ESR?. Le Standard Event
Status Enable Register est réglé par la commande *ESE <nrf> et lu par la commande *ESE?.
Il s'agit d'un champ de bit dans lequel chaque bit à un sens particulier.
Bit 7:
Mise sous tension. Réglé lors de la première mise sous tension de l'appareil.
Bit 6:
Non utilisé.
Bit 5:
Erreur de commande. Réglé lorsqu'une erreur de type syntaxique est détectée dans
une commande provenant du bus. L'analyseur syntaxique est réinitialisé et l'analyse
continue à l'octet suivant du flux d'entrée.
Bit 4:
Erreur d'exécution. Réglé en cas d'erreur lors d'une tentative d'exécution d'une
commande entièrement analysée. Le numéro d'erreur approprié est signalé dans
l'Execution Error Register (registre d'erreur d'exécution). Voir le chapitre Messages
d'erreur
Bit 3:
Non utilisé.
Bit 2:
Erreur d'interrogation. Réglé en cas d'interrogation. Le numéro d'erreur approprié sera
signalé dans le Query Error Register (registre d'erreur d'interrogation) ; voir le chapitre
Query Error Register.
Bit 1:
Non utilisé.
Bit 0:
Opération terminée : Réglé en réponse à la commande *OPC.
Registre d'erreur d'exécution
Ce registre contient un numéro représentant la dernière erreur rencontrée sur l'interface actuelle.
L'Execution Error Register est lu, puis vidé par la commande 'EER?'. Au démarrage, ce registre
est réglé sur 0 pour toutes les instances d'interface.
détection du bit de réponse ; 0 = bas, 1 = haut
n
?
?
position de bit de la réponse
?
*PRE 64
puis PPC suivi de 68H (PPE)
<pmt>,
27
Publicité
Table des Matières
