1-4
® Schéma de principe de fonctionnement du système
BUS Hôte
Cache second
niveau
CACHE
(SRAM)
TAG
PCI BUS
Fast
IDE
CD ROM &
Disque Dur
BUS ISA
Série
Figure 1-2 Schéma de principe de fonctionnement du système
Processeur Pentium™
Cntrl
TVX
Tag Cntrl
TIO[0..7]
USB
PIIX3
Bus Série Universel
ALi
M5123
3.3V
Addr
Main
Memory
Cntrl
(DRAM)
Plink
TXD Cntrl
Contrôle
Adresse/Données
USB
1
2
LPT
FDC
Chapitre 1
Contrôle
Adresse
Données
Données
TDX
Périphériques PCI
Périph. ISA