Table des Matières
Publicité
Scrutation parallèle GPIB
Cet instrument fournit des capacités de scrutation parallèle complètes. Le Parallel Poll Enable
Register (registre d'activation de scrutation parallèle) est réglé pour spécifier les bits du Status Byte
Register (registre d'octets d'état) qui doivent être utilisés pour constituer le message local
Parallel Poll Enable Register est réglé par la commande *PRE <
*PRE?. La valeur du Parallel Poll Enable Register est liée en montage ET avec le Status Byte
Register; si le résultat est zéro, la valeur de
Il faut également configurer l'instrument afin que la valeur de
d'une opération de scrutation parallèle. L'instrument est configuré par le contrôleur qui transmet
une commande Parallel Poll Configure (PPC) (configuration scrutation parallèle) suivie d'une
commande Parallel Poll Enable (PPE) (activation scrutation parallèle). Les bits de la commande
PPE sont indiqués ci-dessous:
Exemple. Pour retourner le bit RQS (bit 6 du Status Byte Register) au niveau 1 à l'état vrai et au niveau 0
à l'état faux à la position de bit 1 en réponse à une scrutation parallèle, transmettre les
commandes suivantes :
La réponse de scrutation parallèle de l'instrument sera alors 00H si RQS est 0 et 01H si RQS
est 1.
Pendant la réponse de scrutation parallèle, les lignes d'interface DIO sont terminées de manière
résistive (terminaison passive). Ceci permet à plusieurs dispositifs de partager la même position de
bit de réponse en configuration de câblage en ET ou OU, se reporter à IEEE 488.1 pour plus
d'informations.
Reporting de statut
Un modèle d'erreur et de statut distinct est conservé pour chaque instance d'interface ; une
instance d'interface est définie comme une connexion potentielle. USB, RS232 et GPIB sont
intrinsèquement des connexions uniques et par conséquent représentent chacun une instance
d'interface. Le LAN, cependant, permet plusieurs connexions simultanées et par conséquent
représente plusieurs instances d'interface. Deux instances d'interface sont attribuées aux deux
interfaces de TCP socket et une instance supplémentaire est attribuée à l'interface de la page web.
Le fait d'avoir un modèle séparé pour chaque instance d'interface garantit que les données ne sont
pas perdues alors que de nombreuses commandes, telles que '*ESR?', effacent le contenu à la
lecture.
Le statut de l'erreur est conservé à l'aide d'un ensemble de registres ; ils sont décrits dans les
paragraphes et présentés dans le Modèle de Statut à la fin de cette section.
Standard Event Status & Standard Event Status Enable Registers (registres d'état
d'événement standard et d'activation d'état d'événement standard)
Ces deux registres sont mis en oeuvre comme exigé par la norme IEEE 488.2.
Tous les bits définis dans le Standard Event Status Register qui correspondent aux bits positionnés
28
bit 7 =
X
bit 6 =
1
bit 5 =
1
bit 4 =
0
bit 3 =
Détection
bit 2 =
?
bit 1 =
?
position de bit de la réponse
bit 0 =
?
*PRE 64<pmt>, puis PPC suivi de 69H (PPE)
est 0, sinon la valeur de
ist
sans effet
activation scrutation parallèle
détection du bit de réponse; 0 = bas, 1 = haut
> puis lu par la commande
NRF
est 1.
ist
puisse retourner au contrôleur lors
ist
. Le
ist
Publicité
Table des Matières
