Vega VEGAPULS 21 Mise En Service page 44

11 Diagnostic et maintenance
Function check
Code Cause
Message
C700 Une simulation est active
Simulation active
Out of specification
Code Cause
Message
S600 Température du module électro-
nique pas dans la plage spécifiée
Température
électronique inad-
missible
S601 Danger de débordement de la
cuve
Débordement
S603 Tension aux bornes trop petite
Tension d'alimenta-
tion non autorisée
Maintenance
Code Cause
Message
M500 Les données n'ont pas pu être
restaurées lors du reset etat à la
Erreur lors reset
livraison
Etat à la livraison
M501 Erreur de matériel EEPROM
Erreur dans tableau
de linéarisation non
activé
M504 Défaut matériel
Erreur à une inter-
face de l'appareil
M505 Le capteur ne détecte aucun écho
pendant le fonctionnement
Aucun écho
Antenne encrassée ou défec-
tueuse
M506 Erreur lors de la mise en service
Erreur lors mon-
tage/mise en
service
44
Suppression
Interrompre la simulation
Attendre la fin automatique après
60 min.
Suppression
Vérifier la température ambiante
Isoler l'électronique
Assurez-vous qu'aucun autre
remplissage n'a lieu
Vérifiez le niveau dans la cuve
Contrôler la tension aux bornes,
augmenter la tension de service
Suppression
Exécuter à nouveau le reset
Charger le fichier XML contenant
les données du capteur dans ce-
lui-ci
Remplacement de l'électronique
Retourner l'appareil au service ré-
paration
Vérifier les connexions
Remplacement de l'électronique
Retourner l'appareil au service ré-
paration
Nettoyer l'antenne
Utiliser une antenne ou un cap-
teur plus approprié
Éventuel. éliminer échos parasites
existants
Optimiser position et orientation
du capteur
Vérifier et, le cas échéant, rectifier
le montage et/ou le paramétrage
VEGAPULS 21 • Deux fils 4 ... 20 mA/HART
DevSpec
State in CMD 48
"Simulation Active"
dans "État standar-
disé 0"
DevSpec
State in CMD 48
Octet 23, bit 4 sur
octet 14 ... 24
Octet 23, bit 5 sur
octet 14 ... 24
Octet 23, bit 6 sur
octet 14 ... 24
DevSpec
State in CMD 48
Octet 24, bit 0 sur
octet 14 ... 24
Octet 24, bit 1 sur
octet 14 ... 24
Octet 24, bit 4 sur
octet 14 ... 24
Octet 24, bit 5 sur
octet 14 ... 24
Octet 24, bit 6 sur
octet 14 ... 24