Asus P5B-V Mode D'emploi page 87

North Bridge Configuration
North Bridge chipset Configuration
Memory Remap Feature
Configure DRAM Timing by SPD
Initiate Graphics Adapter
Internal Graphics Mode select
PEG Port Configuration
PEG Link Mode
Memory Remap Feature [Disabled]
Permet de remapper la mémoire PCI supplémentaire sur la mémoire physique
totale. Options de configuration: [Disabled] [Enabled]
Configure DRAM Timing by SPD [Enabled]
Lorsque cet élément est activé, les paramètres de timing de DRAM sont réglés en
fonction du SPD de la DRAM (Serial Presence Detect). Désactivé, vous pouvez
régler les paramètres de timings DRAM à la main via les sous-élements. Les
sous-éléments suivants apparaissent lorsque cet élément est passé sur Disabled.
Options de configuration: [Enabled] [Disabled]
DRAM CAS# Latency [5]
Contrôle la latence entre la commande de lecture SDRAM et le temps auquel
la donnée devient effectivement disponible. Options de config.: [3] [4] [5] [6]
DRAM RAS# to CAS# Delay [6 DRAM Clocks]
Contrôle la latence entre la commande active de la DDR SDRAM et la
commande lecture/écriture. Options de config: [2 DRAM Clocks] [3 DRAM
Clocks] [4 DRAM Clocks] [5 DRAM Clocks] [6 DRAM Clocks]
DRAM Write Recovery Time [6 DRAM Clocks]
Options de configuration: [2 DRAM Clocks] [3 DRAM Clocks] [4 DRAM
Clocks] [5 DRAM Clocks] [6 DRAM Clocks]
DRAM TRFC [30 DRAM Clocks]
Options de configuration: [20 DRAM Clocks] [25 DRAM Clocks] [30 DRAM
Clocks] [35 DRAM Clocks] [42 DRAM Clocks]
DRAM RAS# Precharge [6 DRAM Clocks]
Contrôle les périodes d'inactivité après avoir envoyé une commande
précharge à la DDR SDRAM. Options de config: [2 DRAM Clocks] [3 DRAM
Clocks] [4 DRAM Clocks] [5 DRAM Clocks] [6 DRAM Clocks]
ASUS P5B-V
[Disabled]
[Enabled]
[PEG/PCI]
[Enabled]
[Auto]
4-23