DRAM Timing Selectable
Cliquez sur la touche<Entrer> pour entrer dans le sous-menu:
Vous pouvez manuellement régler les paramètres de la fréquence DRAM via les sous-éléments
ci-dessous ou les laisser sur leur réglage par défaut en fonction des données SPD (Serial
Presence Detect) enregistrées dans la DRAM.
DRAM Timing Selectable
X - DRAM Clock
X - TwTr Command Delay
X - Trfc0 for DIMM1
X - Trfc1 for DIMM2
X - Trfc2 for DIMM3
X - Trfc3 for DIMM4
X - Write Recovery Time(Twr)
X - Precharge Time(Trtp)
X - Row Cycle Time(Trc)
X - RAS2CAS R/W Delay(Trcd)
X - RAS to RAS Delay(Trrd)
X - Row Precharge Time(Trp)
X - Min. RAS Act-Time(Tras)
X - DQS Timing Training
X - CKE Base Power Down Mode
X - CKE Base Power Down By
X - Memclock Tri-Stating
Bottom of UMA DRAM [31:24]
Memory Hole Remapping
DRAM ECC Enable
X - DRAM MCE Enable
X - Chip-Kill Mode Enable
X - DRAM ECC Redirection
X - DRAM Scrub Rate
X - L2 Cache Scrub Rate
X - DCache Scrub Rate
Auto Optimize Bottom IO
X - [31:24] IO Space
↓↑→←:Move Enter:Select +/-/PU/PD:Value F10:Save ESC:Exit F1:General Help
F5: Previous Values
Retour au Menu de Advanced Chipset Features
HT Spread Spectrum
Pour le test EMC (Electro-Magnetic Compatibility Test), vous devrez peut être ajuster ces
options pour des résultats optimaux, nous vous conseillons de ne pas changer la configuration
par défaut, à l'exceptions de cas particuliers. Certaines valeurs sélectionnées peuvent rendre le
système instable dans certaines situations, aussi, veuillez faire bien attention.
SSE/SSE2 Instructions
Cet item vous permet d'Activer ou de Désactiver le jeu d'instructions SSE/SSE2 (Streaming
SIMD Extensions). Le réglage par défaut est Enabled [Activé].
3-10
Phoenix – Award BIOS CMOS Setup Utility
DRAM Configuration
F6: Fail-Safe Defaults
Auto
DDRII 533
2 Clocks
105 ns
75 ns
75 ns
75 ns
4 Clocks
2 Clocks
17 Clocks
4 Clocks
2 Clocks
4 Clocks
12 Clocks
Skip DQS
Enabled
Channel
Disabled
FC
Enabled
Disabled
Disabled
Disabled
Disabled
Disabled
Disabled
Disabled
Enabled
C0
Item Help
F7: Optimized Defaults
NF-M2 nView