Publicité
Réglage des Cavaliers
6. Sélection du régulateur de tension à double plan du CPU (JP20)
Ces cavaliers règlent la tension alimentant le CPU avec une tension double plan.
7. Sélection de la fréquence externe (BUS) du CPU (JP8, JP9, JP10)
Ces cavaliers informent la génératrice de l'horloge à quelle fréquence faut-il transmettre à
l'UC. Ceux permettent la sélection de la fréquence externe (ou l'Horloge BUS). L'Horloge
BUS multiplé par le ratio égal en fréquence interne du CPU (la vitesse annoncée par l'U.C.).
8. Ratio de la fréquence du CPU au BUS (JP11, JP12)
Ces cavaliers règlent la proportion de la fréquence entre la fréquence interne du CPU et la
fréquence externe (désignée par l'Horloge BUS). Ceux-ci doivent être réglés conjointement
avec les cavaliers JP8 à JP10 Sélection de la fréquence externe (BUS).
Identification du CPU CYRIX
Le CPU Cyrix supporté par la carte mère est marqué Cyrix
6x86 P166+, mais doit être Révision 2,7 ou plus avancé.
Le numéro de série se trouve au dos du CPU; ce numéro
doit être G8DC6620A ou plus avancé.
9. Capacité de la mémoire cache (JP4)
Par défaut, 64MB du RAM n'utilise que la TAG SRAM intégrée à la carte mère qui permet de
faire fonctionner la mémoire cache jusqu'à 64MB. Si vous installez le DRAM au-dessus de
64MB et désirez permettre la capacité de la mémoire cache d'être utilisée avec plus de 64MB,
il faut installer une TAG SRAM supplémentaire ou se servir d'un module cache doté d'une
TAG SRAM étendu (comme p.ex. 256KB ASUS CM1 Rév. 3,0 avec 2 TAG SRAM), mais
pas tous les deux simultanément. Ensuite, il faut régler ce cavalier à 512MB.
ATTENTION: S'il y a des chips cache DRAM (Mcache) sur la carte mère ou sur le module
cache SIMM plutôt que sur les chips SRAM accès pipeline, ce cavalier doit être réglé à
64MB, car un réglage à 512MB rendrait instable le système. Les chips Mcache ne peuvent
permettre d'améliorer la mémoire cache que jusqu'au 64MB. Pour la situation du cache au
niveau 2, voir le "Plan de la carte mère." En cas le module cache que vous avez installé
préalablement est doté d'une TAG SRAM supplémentaire, n'installez pas un autre TAG SRAM
au socle d'amélioration de TAG SRAM.
Nom du produit:
Révision du manuel: 3.10 Référence prompte pour les utilisateurs français
Date de publication: Janvier 1997
[1-2]
[3-4]
JP20
JP20
JP20
2,5 Volts
2,7 Volts
2,8 Volts
(défaut)
Sélection de la tension CPU Vcore
1
1
2
2
3
3
50MHz
55MHz
60MHz
Sélection de la fréquence de l'horloge externe du CPU (BUS)
1
1
1
2
2
2
3
3
3
1,5 x
2,0 x
2,5 x
CPU: Ratio de la fréquence du BUS (1,5x, 2,0x, 2,5x, 3,0x)
JP4
1 2 3
64MB cacheable (défaut)
Accès SRAM ou MCache
Capacité de la cache (64MB/512MB)
P/I-P55T2P4 Pentium
R
[5-6]
[7-8]
JP20
2,9 Volts
1
1
1
2
2
2
3
3
3
66MHz
75MHz
1
2
3
3,0 x
JP4
1
2 3
512MB cacheable
Seulement accès SRAM
3
Publicité
