Appendice H. Définition Des Codes Post - Abit AL8 Série Manuel De L'utilisateur

Définition des codes POST
Appendice H. Définition des codes POST
Définition des codes POST AWARD:
POST
Description
(hex)
CF Test des fonctionnalités de Lecture/Ecriture de la CMOS
Initialisation du chipset en avance:
-Désactive la shadow RAM
C0
-Désactive le cache niveau 2 (socket 7 ou inférieur)
-Programme les données du registre de base du chipset
Détection de la mémoire
C1 -Détection automatique de la taille, du type et de l'ECC de la DRAM
-Détection automatique du cache niveau 2 (socket 7 ou inférieur)
C3
Etend le code compressé du BIOS à la DRAM
C5 Déclenche le chipset hook pour copier le BIOS vers la shadow RAM E000 & F000
01
Etend les codes Xgroup situés à l'adresse physique 1000:0
03 Interrupteur initial Superio_Early_Init
1. Ecran vide
05
2. Témoin d'effacement des erreurs de la CMOS
1. Efface l'interface 8042
07
2. Initialise le test autonome 8042
1. Teste le contrôleur de clavier spécifique pour les puces Super E/S Winbond 977 series
08
2. Active l'interface clavier
1. Désactive l'interface souris PS/2 (optionnelle)
2. Détecte automatiquement les ports clavier et souris à la suite d'une bascule port et
0A
interface (optionnel)
3. Réinitialise le clavier pour les puces Super E/S Winbond 977 series
Teste le segment shadow F000h pour voir s'il peut être lu ou écrit. Si le test échoue,
0E
émission d'un bip continu par le haut-parleur.
Détecte automatiquement le type de flash pour charger les codes adaptés de
10
Lecture/Ecriture flash dans la zone d'exécution en F000 pour le support ESCD & DMI
Utilise l'algorithme 1's pour vérifier l'interface du circuit de la CMOS. Règle également
12
l'état d'alimentation de l'horloge en temps réel, puis vérifie l'override
Programme les valeurs par défaut dans le chipset. Les valeurs par défaut du chipset sont
14
MODBINable par les clients OEM
Générateur d'horloge initiale sur carte si Early_Init_Onboard_Generator est défini. Voir
16
aussi POST 26.
Détecte les informations relatives au processeur y compris la marque, le type SMI (Cyrix
18
ou Intel) et le niveau du processeur (586 ou 686)
Tableau des vecteurs d'interruption initiaux. Si rien de particulier n'est spécifié, toutes les
1B interruptions matérielles sont dirigées vers SPURIOUS_INT_HDLR & les interruptions
logicielles vers SPURIOUS_soft_HDLR.
1D Interrupteur initial EARLY_PM_INIT
1F Charge la matrice du clavier (plate-forme d'ordinateur portable)
21 Initialisation HPM (plate-forme d'ordinateur portable)
1. Contrôler la validité de la valeur RTC : p.ex. une valeur de 5Ah est une valeur non
valide pour RTC minute.
23
2. Charger les paramètres CMOS dans la pile BIOS. Si le total de contrôle CMOS
échoue, utiliser à la place la valeur par défaut.
H-1
Manuel de l'utilisateur