Depolox
3.7.3
Spécification de l'interface BUS
3.7.4
Protocole de communication
WT.050.560.001.UA.IM.0714
3 plus ANALYSEUR RÉSIDUEL
®
1
Mode de synchronisation:
2
Vitesse de transmission:
Format des données (asynchrone): ‐ Bit de démarrage :
3
4
Polarité du signal :
5
Reconnaissance réciproque:
6
Code de transmission:
7
Non isolée galvaniquement
Pour la communication entre le maître (utilisateur actif, p. ex. ordinateur) et
l'esclave (utilisateur passif), deux types de logiques d'interface différents sont
utilisés
•
Demande - Séquence
- Séquence
•
Definition
L'esclave répond à ces logiques d'interface avec les trames suivantes:
•
Séquence de réponse
•
Confirmation positive
•
Confirmation négative
Les octets des trames ont toujours les mêmes formats :
•
1 bit de départ (toujours "0")
•
8 bits de données
•
1 bit de parité (paire)
•
1 bit d'arrêt (toujours "1")
81
Asynchrone
19200 Baud
‐ Bit de données:
‐ Bit de parité:
‐ Bit d'arrêt:
Interface de tension différentielle
Logique "1" = (A‐B >= 0.2V)
Logique "0" = (A‐B <= ‐0.2V)
Aucune reconnaissance réciproque en
raison de la commande de demande avec
des blocs fixes
Evoqua Water Technologies ‐ protocole
de communication multipoint (maître‐
esclave), 32 utilisateurs maximum
EVOQUA
1 Bit
8 Bit
paire
1 Bit
W3T140188