B.2.2 Adressage Divers - Acksys MCXPCI Serie Manuel

B-8

B.2.2 Adressage divers

∗ Adresse Base + 10h - Registre de Polling (lecture uniquement) :
D0 à 1 ......................... La ligne d'interruption du SCC est active.
D1, D2, D3, D4, D5
D6 ............................... Source d'horloge du SCC
D7 ............................... Terminal Count (DMA)
Ces bits sont tous à zéro après un RESET SCC.
∗ Adresse Base + 11h - RAZ du bit Terminal Count (Lecture uniquement) :
Une lecture à cette adresse effectue la remise à zéro du bit D7 du registre de polling.
∗ Adresse Base + 12h - Lecture RING (Lecture uniquement) :
Ce registre permet de connaître l'état du signal RING de chacune des 2 voies lorsqu'elles
fonctionnement en mode synchrone.
D0 ............................... A 1, signal RING voie 1 actif, sinon inactif
D1 ............................... A 1, signal RING voie 2 actif, sinon inactif
D2 à D7
M H
ANUEL ARDWARE DE LA CARTE
P
ROGRAMMATION DANS LA CARTE
Bits non significatifs
- 1 : horloge SCC = 16 MHz,
- 0 : horloge SCC = 14,7456 MHz.
Ce bit indique, lorsqu'il est positionné à 1, qu'un cycle
DMA concernant une des 2 voies vient de se terminer. Ce
bit est automatiquement remis à zéro par une lecture à
l'adresse du registre de polling + 1 (Base + 11h).
Attention, il n'est pas possible, à partir de ce registre,
d'identifier le canal de DMA qui vient de terminer son
cycle lorsque plusieurs cycles se terminent en même
temps ; il faut alors consulter le registre de status des
différents contrôleurs de DMA.
Enfin, le "Terminal count" génère une interruption vers la
carte MCXPCI/0 sur la même ligne que les SCC.
Bits non significatif
MCXPCI/S. V
ERSION FRANÇAISE
, 21 2000. R
SEPTEMBRE EV
. B-01.