Table des Matières
Publicité
3-16
permet une plus grande stabilité.
AGP Master 1 WS Read:
Lorsque le réglage choisi est [Enabled], un état d'attente est inséré dans le cycle de lecture AGP, ce qui
permet une plus grande stabilité.
AGP 3.0 Calibration cycle:
Cet élément permet de contrôler le cycle de temps entre AGP et North Bridge. Vous pouvez essayer avec
l'option [Enabled] si vous rencontrez des problèmes lorsque vous utilisez certaines cartes graphiques avec
spécifications AGP 3.0.
Remarque: Cet élément ne s'affiche que si la carte graphique installée a des spécifications AGP 3.0.
Retour au Menu de Advanced Chipset Features:
CPU & PCI Bus Control:
Cliquez sur la touche<Entrer> pour entrer dans le sous-menu :
PCI Master 0 WS Write
CPU to PCI Post Write
VLink 8x Support
PCI Delay Transaction
↑↓:Move Enter:Select +/-/PU/PD:Value F10:Save ESC:Exit F1:General Help
F5: Previous Values
PCI Master 0 WS Write：
Deux options sont disponibles: Activé
sur Activé, les écritures sur le bus PCI sont exécutées sans temps d'attente (immédiatement) lorsque le bus
PCI est prêt à recevoir les données. Si vous le réglez sur Désactivé, le système attendra un temps avant
que les données ne soient écrites sur le bus PCI.
CPU to PCI Post Write：
Deux options sont disponibles: Désactivé
réglez sur Activé, cela permet aux buffers d'écriture décalée PCI de minimiser le délai de lecture du maître
KW7 Series
Phoenix – AwardBIOS CMOS Setup Utility
CPU & PCI Bus Control
F6: Fail-Safe Defaults
Désactivé. Le réglage par défaut est Activé. Lorsqu'il est réglé
[Enabled]
[Enabled]
[Enabled]
[Disabled]
Activé. Le réglage par défaut est Activé. Lorsque vous le
Item Help
F7: Optimized Defaults
Chapitre 3
Publicité
Table des Matières
