Table des Matières
Publicité
3-10
3-4. Advanced Chipset Features
DRAM Timing Selectable:
Cet élément définit les timings optimaux pour les quatre éléments suivants, selon le module de mémoire
que vous utilisez. La valeur par défaut est "By SPD" et configure ces quatre éléments en lisant le contenu
du périphérique SPD (Détection de Présence Sérielle). L'EEPROM sur le module d emémoire stocke les
informations de paramètres primordiales concernant ce module, comme le type de mémoire, sa taille, sa
vitesse, l'interface de voltage et les bancs de module.
CAS Latency Time:
Cet élément contrôle la latence entre la commande de lecture DRAM et le temps nécessaire pour que les
données deviennent réellement disponibles.
Act to Precharge Delay:
Cette option permet de contrôler le nombre d'horloges DRAM utilisées pour les paramètres DRAM.
DRAM RAS# to CAS# Delay:
Cet élément contrôle la latence entre la commande active DRAM et la commande lecture/écriture.
DRAM RAS# Precharge:
Cet élément contrôle l'horloge idle après une commande de précharge de la DRAM.
System BIOS Cacheable:
Lorsque la valeur choisie est [Enabled] (Activé), les accès au système BIOS ROM adressés sur
F0000H-FFFFFH sont mis en cache, à condition que le contrôleur de cache soit activé. Plus la plage de la
RAM cache est importante, plus le système sera efficace.
Video BIOS Cacheable:
Comme avec la mise en cache du BIOS système, l'activation du cache BIOS vidéo permettra aux accès au
BIOS vidéo d'être adressés sur C0000H à C7FFFH pour être mis en cache, si le contrôleur cache est aussi
activé. Plus la plage de la RAM cache est importante, plus les performances vidéo sont radides.
IS7-V
Chapitre 3
Publicité
Table des Matières
